設(shè)計(jì)與制造的主要流程
信息來源：本站 日期：2017-05-04
什么是集成電路設(shè)計(jì)？ 根據(jù)電路功能和機(jī)能的要求，在準(zhǔn)確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計(jì)規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計(jì)本錢，縮短設(shè)計(jì)周期，以保證全局優(yōu)化，設(shè)計(jì)出知足要求的集成電路。
設(shè)計(jì)與制備之間的接口：版圖 主要內(nèi)容 IC設(shè)計(jì)特點(diǎn)及設(shè)計(jì)信息描述 典型設(shè)計(jì)流程 典型的布圖設(shè)計(jì)方法及可測(cè)性設(shè)計(jì)技術(shù) 設(shè)計(jì)特點(diǎn)和設(shè)計(jì)信息描述 設(shè)計(jì)特點(diǎn)(與分立電路比擬) 對(duì)設(shè)計(jì)準(zhǔn)確性提出更為嚴(yán)格的要求 測(cè)試題目 版圖設(shè)計(jì)：布局布線 分層分級(jí)設(shè)計(jì)(Hierarchical design)和模塊化設(shè)計(jì) 高度復(fù)雜電路系統(tǒng)的要求 什么是分層分級(jí)設(shè)計(jì)？
將一個(gè)復(fù)雜的集成電路系統(tǒng)的設(shè)計(jì)題目分解為復(fù)雜性較低的設(shè)計(jì)級(jí)別，這個(gè)級(jí)別可以再分解到復(fù)雜性更低的設(shè)計(jì)級(jí)別；這樣的分解一直繼承到使終極的設(shè)計(jì)級(jí)別的復(fù)雜性足夠低，也就是說，能相稱輕易地由這一級(jí)設(shè)計(jì)出的單元逐級(jí)組織起復(fù)雜的系統(tǒng)。 設(shè)計(jì)的基本過程 （舉例） 功能設(shè)計(jì) 邏輯和電路設(shè)計(jì) 版圖設(shè)計(jì) 集成電路設(shè)計(jì)的終極輸出是掩膜版圖，通過制版和工藝流片可以得到所需的集成電路。一般來說，級(jí)別越高，抽象程度越高；級(jí)別越低，細(xì)節(jié)越詳細(xì) 從層次和域表示分層分級(jí)設(shè)計(jì)思惟 域：行為域：集成電路的功能 結(jié)構(gòu)域：集成電路的集成電路 設(shè)計(jì)與制造的主要流程 集成電路設(shè)計(jì)與制造的主要流程框架
引 言 半導(dǎo)體器件物理基礎(chǔ)：包括PN結(jié)的物理機(jī)制、雙極管、MOS管的工作原理等 器件 小規(guī)模電路 大規(guī)模電路 超大規(guī)模電路 甚大規(guī)模電路 電路的制備工藝：光刻、刻蝕、氧化、離子注入、擴(kuò)散、化學(xué)氣相淀積、金屬蒸發(fā)或?yàn)R射、封裝等工序 集成電路設(shè)計(jì)：另一重要環(huán)節(jié)，最能反映人的能動(dòng)性 結(jié)合詳細(xì)的電路，詳細(xì)的系統(tǒng)，設(shè)計(jì)出各種各樣的電路 引 言 什么是集成電路？(相對(duì)分立器件組成的電路而言) 把組成電路的元件、器件以及相互間的連線放在單個(gè)芯片上，整個(gè)電路就在這個(gè)芯片上，把這個(gè)芯片放到管殼中進(jìn)行封裝，電路與外部的連接靠引腳完成。
聯(lián)系方式：鄒先生
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
關(guān)注KIA半導(dǎo)體工程專輯請(qǐng)搜微信號(hào):“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”
長(zhǎng)按二維碼識(shí)別關(guān)注
